Seminario-Taller 

Desarrollo de Sistemas Lógicos basados en FPGAs

Popayán, Febrero 28 a Marzo 3 del 2000


 

Conferencista

Eduardo Sánchez, Ph.D.                                                     Héctor Fabio Restrepo

Eduardo Sánchez

E-mail: sanchez@di.epfl.ch
Página personal: 
http://lslwww.epfl.ch/pages/staff/sanchez/home.html

Ingeniero Eléctrico de la Universidad del Valle (Colombia) y Doctor en Ciencias Técnicas de la EPFL (Ecole Polytechnique Fédérale de Lausanne, Suiza)..
 
Investigador de la EPFL en el Laboratorio de Sistems Lógicos (LSL) Hace parte del equipo de desarrollo de la plataforma reconfigurable LABOMAT.
 
Actualmente se desempeña como profesor en la propia EPFL. Dirige los cursos de Sistemas Lógicos y Concepción de Procesadores. También ha dictado cursos en la Universidad de Fribourg (Suiza).
 
Sus trabajos de investigación han abordado las tecnologías de punta en la arquitectura de procesadores. El Dr. Sanchez ha descubierto – en conjunto con otros investigadores – un método general de algoritmos de minimización de decisión binaria, y ha participado en el grupo de investigación en Procesadores del CSEM (Centre Suisse d'Electronique et de Microtechnique s.a.), en la definición y fabricación de multiprocesadores para usos comerciales. Sus trabajos actuales están orientados hacia los circuitos programables de alta complejidad y las redes celulares.
 
Héctor Fabio Restrepo
E-mail: Restrepo@di.epfl.ch
Página personal: 
http://lslwww.epfl.ch/pages/staff/restrepo/home.html


Ingeniero colombiano. Actualmente Candidato a Doctor en la EPFL (Ecole Polytechnique Fédérale de Lausanne, Suiza). Sus publicaciones internacionales se han referido a los sistemas reconfigurables.

 

 
Diseño de página, animaciones y applets Java:  José Diego De la Cruz G. 
Foto FIET: Mario Solarte